瀏覽單個文章
skap0091
Master Member
 

加入日期: May 2021
文章: 1,777
引用:
作者space
以後凡是對效能或是封裝體積有要求的晶片一定是跟先進封裝綁在一起
所以台積電專門搞先進封裝,傳統的打線封裝、覆晶封裝......等,就給傳統封裝廠做

製程不夠封裝來湊

感謝解說

這一塊我也有看到,像B200就是靠這方式
在製程跟前代維持相同台積電4nm下
把2塊GPU封裝在一起得到2倍規模,性能大提升
甚至比用3nm生產的單晶片性能更強
畢竟3nm受限良率,面積很難跟2塊4nm一樣大

不過能不能拼3塊?4塊?
因為面積過大也有物理上各種難點
所以到了3nm也是最多拼2塊?
前面說了單晶片面積提升困難,所以若要推出下代
可能要直接推同樣2塊GPU封裝版本才能屌打B200
這麼一來又到極限了,下次要等2nm拼2塊?

除非有辦法垂直堆疊2片以上,但這樣也有散熱問題
未來如何繼續突破還要看IC設計廠跟晶圓代工廠的巧思

但這方式在手機SOC上就不太適合
畢竟手機空間有限,直接拼2塊SOC那可能太佔空間
且手機SOC很小片,真要弄大點還是直接單晶片做大比較快
PC或NB倒是可以,例如M2 Ultra也是拼2塊
但M3、M4還沒看到相同設計,可能有缺點?

Intel倒是開始把不同模塊拼在一起,但目的是為了省錢
只把最先進製程用在CPU模塊上,其他模塊用落後一些的製程
並非為了追求性能去把多個CPU模塊拼在一起
舊 2024-07-27, 05:04 AM #9950
回應時引用此文章
skap0091離線中