建議修正為任何文件都可以是歷史文件。 :p :laugh:

這也理所當然，想想看，以前28縮到14奈米，縮小幅度就是14奈米，
除了耗電明顯，能騰出多少空間，加塞多少邏輯線路晶管。
14縮到10，至少也是一下縮4個奈米。

現在已經到了一個奈米一個奈米爬進，增進自然有限。
這也是為什麼大廠都在發展 Chiplet ，因為縮小已經差不多到極限了。

不知道什麼時候CPU會變成吐司般大小。 :laugh:

中華民國沒有這個能力 :cry: :cry:

不是這樣算的吧

假設28nm提升成14nm，同面積電晶體數量可以翻倍

那麼6nm提升成3nm，不也是同面積電晶體數量翻倍？

問題在於這個28nm縮成14nm、6nm縮成3nm

並非所有晶圓上的元件都真的同比例縮小

而是不同用途元件有各自尺寸，有些可說沒啥進步

有些元件就算製程微縮也沒有提升啥性能

所以快取容量沒有等比例增長，時脈功耗也一樣沒有

某些關鍵部位改成3nm，就能號稱3nm

有些3nm晶片確實塞了更多電晶體，但時脈上不去

所以前幾年Intel 14nm+++才會強到10nm跟10nm+都贏不了

直到10nm++出來，才真的能取代掉14nm+++

台積電 3 奈米 SRAM 微縮遭遇瓶頸，成未來新製程 IC 設計新挑戰
比較精確地說, 運算單元比較有微縮空間, 暫存記憶體則無, 所以分離製造, 再封裝一起.

3D V-Cache確實很奇妙

跟CPU單元做在一起的L3快取32MB
但是上面相同面積能堆疊的3D V-Cache卻是64MB

據說是只作單一快取可以使用不同的優化技術來節省面積
不過這2倍的快取量差距也太驚人，製程應該是一樣的

Mate 60 Pro 價格往下掉的速度「遙遙領先」了。

https://youtu.be/feeWcpBC1Fo?feature=shared

衛星電話應該也不是免費的吧？
費用是直接顯示在月費還是？ 如果真的有特殊需求，就買吧！

20/28 = 0.714
0.7 * 0.7 = 0.49
面積約之前50%

28nm提升成20nm
同面積電晶體數量翻倍
28nm提升成14nm
同面積是翻倍再翻倍
是4倍

衛星電話最早是一個一年1000RMB的pack
包720分鐘的電話

貴? 保時捷那個沒用Porsche Connect一年就要一樣或是更多的錢還不允許使用者上網XD

這是去年的洗地文

總之, 漏電解不掉.....
漏電沒解掉的時候還可以賴給客戶設計....
(漏電率高就是當初三星14nm不如台積電16nm能耗比的原因, 但是現在有時空背景不同之術, 略懂略懂)