7nm的晶圓 一片2萬美刀

5nm的晶圓 一片3萬美刀

製作AI晶片還要搭配cowos+HBM

全世界能下這種單的 根本沒幾家公司

目前就只有前10大IC 設計公司跟蘋果+Amazon 有這種本錢

換個角度來看

現在有沒有一間IC設計公司在繪圖領域可以超車NV的

沒有的話

AI 晶片領域也是相同的道理

:ase :ase :ase :ase

台股真硬

亞股 歐股 都還爬不起來

美股也一半一半

請參考連結，內文有點長，我就不轉貼。只講我的看法。
只要中國拿到技術介入的產業，很快就會整個產業沒有利潤。
只要看曾經中國介入過的東西就知道：太陽能板、鋼鐵、石斑魚........
所謂讓利，完全是騙人的，只是現在技術還沒偷到前先麻痺對手而已。台灣被韓國打垮的兩兆傷心DRAM面板，今天連韓國也沒撈到好處，因為中國也在做DRAM面板。
是不是夕陽產業？我覺得不好說，如果加上近年的減塑節碳政策，只能說不像當年那麼好賺。台塑有沒有辦法找到新的財路？要看他的本事了。
不過，印象中之前台灣機能布料在全世界市佔率還不錯，怎麼會四寶之一的台灣化學纖維還是股價偏弱？
https://www.businessweekly.com.tw/focus/indep/6015965

不懂 :ase

晶圓不是晶柱切片出來的嗎?

幾奈米什麼的, 不是還要在晶圓上刻線路? :confused:

波羅大 您就別深究了!! 基本上懂得人還真沒幾個說....

看看熱鬧就好!! :ase :ase :ase

簡單的說, 就是把很貴的先進製程晶片(這個應該是你認知的單晶片)+很貴的HBM, 用堆疊方式封裝成一顆大的chip.
這樣的成品, 因為設計與量產費用都很驚人, 就沒幾家玩得起, 這也是為什麼台灣一堆相關供應鏈都在增資+發CB.

然後先進製程三星與intel看新聞都翻車在良率, 因為製程總道數很多, 每一道都有機會產生defect, 假設一道損失0.1%良率就好, 100道就10%了, 這塊很看民族性, 無聊PDCA流程, 應該只有華人比較肝.
中芯的多重曝光良率低大概率也源於此.
台積的競爭優勢也在此, 量產良率太低, 是很難賺到錢, 還有CCN risk.

CoWoS是什麼？

回到股票來看, 沒強力競爭對手, 就意味著只要經濟不衰退, 先進製程需求有持續成長, 那法人預測的獲利中位數大概率就能達成, 那等明後年時間到, 自然會反映到股價.
前幾年一堆6XXT的學長在哀號, 現在不早消失, 因為獲利上來了.

對

空晶圓是晶柱切片出來的
在空晶圓上刻線路看要用幾奈米製程

所以上面說的是
用7nm製程刻線路後的"成品晶圓"報價一片2萬美刀
用5nm製程刻線路後的"成品晶圓"報價一片3萬美刀

目前Intel對美國，應該算是大到不能倒的公司吧？
直接放棄20A給TSMC代工，把資源留給18A，看來還在努力擠錢。雖然手上持有完全與Intel無關，但是看到這種消息，會讓我有點緊張。

https://finance.technews.tw/2024/09...p-bill-funding/

缺錢缺得兇，英特爾要求美國政府加速晶片法案撥款
作者 Atkinson | 發布日期 2024 年 09 月 06 日 10:30

綜合彭博社和路透社等外媒的報導，英特爾在與美國政府先前的閉門會談中強調，要政府加速根據此前所簽訂的協議條款，支付 《CHIPS 法案》 提供的補助資金。不過，根據市場人士的說法，這筆資金可能很難在 2024 年底前實際撥款。

報導指出，英特爾在 2024 年 3 月 20 日與美國商務部簽訂了不具約束力的初步備忘錄協議，美國政府同意提供英特爾至多 85 億美元的直接資金補助，以及 110 億美元的優惠貸款，用以協助英特爾在美國各地的大規模投資計畫。目前，英特爾宣稱，其已在美國本土進行了大規模投資，並在此前談判中就已經針對半導體先進製程的產能建設提供了保證，因此希望儘快達成最終協議並獲得第一筆撥款。

然而，市場人士表示，英特爾當前糟糕的財務狀況和大規模削減資本支出的計畫，使得美國政界對英特爾是否有能力兌現承諾開始產生懷疑。尤其，如果英特爾在 9 月中旬的董事會上宣佈削減在美國的相關半導體投資計畫，那補貼方案幾乎一定會發生變化。

對此，英特爾財務長 David Zinsner 在日前的投資者大會上就指出，2024 年底前英特爾很可能拿不這補補助經費。Zinsner 還提到，英特爾的 15% 大裁員預計將於 11 月初基本結束，而該公司的晶圓代工業務則是將從 2027 年開始創造可觀收入。而相關市場人士也表示，當前正值美國總統大選的激烈競選期前，所以任何先前的政策都有可能在選後出現改變。因此，英特爾要在 2024 年底前拿到補助將是非常的困難。

剛剛試著問chatgpt

給大家做個參考

其實晶柱的品質也有關係

晶圓廠的晶圓會因為不同的製程要求，對原始晶圓的品質有不同的要求。以下是一些影響原始晶圓品質要求的主要因素：

製程節點的精度：

先進製程（例如 5nm、3nm 等）：這類製程要求極高的精度，因為晶片上的電晶體密度更高，結構更微小。原始晶圓的純度和表面光滑度必須極高，微小的缺陷（如表面粗糙度、雜質或晶體缺陷）都可能導致電晶體失效或製程失敗。

成熟製程（例如 28nm 以上）：較成熟的製程相對對晶圓的要求較低，但依然需要保持一定的純度和品質，確保生產穩定性。
晶圓尺寸：

8吋晶圓：通常用於較成熟的製程，對於這類晶圓的品質要求相對較低。

12吋晶圓：用於先進製程，其尺寸較大，因此對於晶圓的平整度、晶體結構的一致性要求較高，因為較大的晶圓更容易出現表面缺陷，從而影響良率。
晶圓材料的種類：

矽晶圓是半導體製造中最常見的材料，對其純度和晶格結構的要求極高，特別是在先進製程中。
SOI（絕緣體上覆矽）晶圓：這類晶圓需要特別的製造技術，因為其在矽層下添加了絕緣體層，主要應用於高效能及低功耗的製程中，對晶圓的品質要求會更高。
晶圓的缺陷密度： 製程越先進，對於晶圓上缺陷密度（如微小雜質、晶體位移等）的容忍度越低。每個製程節點對缺陷密度的要求不同，先進製程需要更少的缺陷以確保高良率。

表面處理： 原始晶圓表面的光滑度和平整度在製程中至關重要，特別是在多層晶體管和更複雜的3D結構製程中。製程要求越高，對於表面處理的要求也越嚴格。

因此，製程不同，原始晶圓的品質要求也會隨之變化。先進的製程對於晶圓的純度、表面質量和缺陷控制要求會非常嚴格，而成熟製程則相對寬鬆一些。

intel與三猩的做法我認為沒甚麼不同 , 尤其是在半導體製程上來說

2奈米做不好 , 想指望1.8奈米能做得好 !?? 三猩就是最好的失敗例子 :laugh: :laugh: :laugh:

尤其是進入到7奈米後 , 連最基本的7奈米都做不好 ,或者良率拉不上來 , 就更別提更先進的
5/4/3 奈米的製程 !!
當然啦 intel 也只是比三猩好一些些罷了 , 2奈米都只能外包 還能指望1.8 甚至更先進的製程
能夠做得好甚至量產 , 我不會那麼樂觀喔!! :stupefy: :stupefy: :stupefy:

intel至少應該把2奈米發展完整之後再說, 連2奈米都做不到, 就更別提 更先進的製程 !! :think: :think: :think: